Multilayer, double-sided, flexible or rigid electrical and optical circuit board production avoiding chemicals recovery

Publication number: DE19625386
Publication date: 1998-01-02

Inventor: AMEUR RAOUF BEN (DE); VOGEL HELMUT (DE)

Applicant: SIEMENS AG (DE)

Classification: - international:

H05K1/11; H05K3/12; H05K3/46; H05K1/09; H05K3/00; H05K3/10; H05K1/11; H05K3/12; H05K3/46; H05K1/09; H05K3/00; H05K3/10;

(IPC1-7): H05K3/10; H05K3/46

- European: H05K1/11C2; H05K3/12D; H05K3/46C6

Application number: DE19961025386 19960625 **Priority number(s):** DE19961025386 19960625

Report a data error here

Abstract of DE19625386

Manufactures of a circuit board to connect and carry electrical and/or optical components and circuitry is claimed. A conductive paste, which makes the interconnections (6,7,8; 14, 15, 16), is deposited into depressions (3, 4, 5; 10, 11, 12) in an insulating substrate (1, 9) forming at least one layer of the circuit board. The substrate is preferably a flexible sheet e.g. of glass fibre-reinforced epoxy resin. The substrate (1, 2) may be a film-coated (1) board (2) of glass fibre-reinforced epoxy resin. Depressions penetrate the board, to interconnect conductors in different layers, using conductive paste. Further conductors may be produced on upper and lower surfaces. Further similarly formed substrates and circuits may be connected. These may be pressed together to form a multilayer circuit board. Depressions (19-22) are provided for external circuit connection. The board is hardened by heating.

Data supplied from the esp@cenet database - Worldwide

- **® Offenlegungsschrift**
- [®] DE 196 25 386 A 1

(6) Int. Cl.6; H 05 K 3/10 H 05 K 3/48



PATENTAMT

Aktenzeichen: Anmeldetag:

198 25 386.1 25. 6.96

Offenlegungstag:

2. 1.98

Anmelder:

Siemens AG, 80333 München, DE

2 Erfinder:

Ameur, Raouf Ben, 67346 Speyer, DE; Vogel, Helmut, 78307 Karlsbad, DE

Für die Beurteilung der Patentfähigkeit in Betracht zu ziehende Druckschriften:


DE DE

35 07 841 A1

EP

08 79 052 A1

- SVerfahren zur Herstellung ainer Leiterplatte
- Die Erfindung betrifft ein Verfehren zur Herstellung einer Leiterplatte zur Aufnahme und elektrischen oder optischen Verbindung von Bauelementen, bei welchem zur Ausbildung von Leitern (6....6; 14....18) zumindest einer Lage der Leiter-platte Vertiefungen in einem izolierenden Träger (1; 9) erzeugt werden, in die eine Leiterpeste eingebracht wird. Die Erfindung wird angewandt bei der Leiterplattenherstellung aligemein.



03/05

DE 196 25 386

Beschreibung

Die Erfindung betrifft ein Verfahren zur Herstellung einer Leiterplatte nach dem Oberbegriff des Anspruchs

Bei der Herstellung von Leiterplatten zur elektrischen Verbindung von Bauelementen werden üblicherweise subtraktive Verfahren eingesetzt. Dabei wird als Ausgangsmaterial beispielsweise ein sogenannter Kern, der aus einer beidseitig mit Kupfer kaschierten, glasfaserverstärkten Epoxidharzplatte besteht, verwendet. Die Dicke des ganzflächigen Kupfers liegt häufig zwischen 18 und 35 µm. Auf diese Platte wird positiv mit einer Ätzresistfarbe das Leiterbild im Siebdruckverfahren aufgebracht. Die so praparierte Platte wird mittels Chemikalien sauer abgeätzt. Bei diesem Vorgang wird an den Bereichen, an denen sich keine Leiter befinden sollen und die daher nicht mit Atzresistfarbe abgedeckt sind, die Kupferkaschierung entfernt. Lediglich etwa 20% der Kupferschicht werden für die elektrischen Leiter genutzt. Die verbieibenden 80% des Kupfers sind in den Atzchemikalien gelöst und können nur durch aufwendige Wiederaufbereitung zurückgewonnen werden. Subtraktive Verfahren sind daher zwangsläufig mit hohen Kosten für Umweltschutz verbunden.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Leiterplatte zu finden, bei welchem auf ein derartiges subtraktives Verfahren zur

Bildung der Leiter verzichtet werden kann.

Zur Lösung dieser Aufgabe weist das neue Verfahren 30 der eingangs genannten Art die im kennzeichnenden Teil des Anspruchs i genannten Merkmale auf. In den Unteransprüchen sind vorteilhafte Weiterbildungen des

Verfährens angegeben.

Das neue Verfahren zur Herstellung einer Leiterplat-te hat den Vorteil, daß die Leiter positiv auf einen Träger aufgebracht werden und nicht in einem subtraktiven Verfahren das leitende Material an den Stellen, an denen keine Leiter verbleiben dürfen, entfernt werden muß. Dadurch wird bereits mit der Menge leitenden 40 Materials, die tatsächlich zur Ausbildung der Leiter erforderlich ist, das Leiterbild erstellt und es wird nur so viel Material eingesetzt, wie auch auf der fertigen Leiterplatte vorhanden ist. Schadstoffe, die bei subtraktiven Verfahren immer entstehen, fallen bei dem neuen 45 Verfahren in erheblich verminderter Menge an. Damit entfällt auch ein Großteil des Aufwands für die Schadstoffbeseitigung.

Das neue Verfahren ist sowohl für elektrische als auch für optische Leiterplatten einsetzbar. Im Falle 50 elektrischer Leiterplatten wird als Träger ein elektrisch isolierendes Material verwendet und in die Vertiefungen eine elektrisch leitende Paste eingebracht. Für optische Leiterplatten wird ein optisch isollerendes Material verwendet, d. h. ein Material, das für die jeweilige Licht-frequenz undurchlässig ist. Die Lichtleiter werden beispiclsweise mit einer lichtleitenden Kunststoffpaste ge-

Anhand der Figuren, in denen verschiedene Phasen einer Leiterplattenherstellung dargestellt sind, werden 60 im folgenden die Erfindung sowie Ausgestaltungen und

Vorteile näher erläutert.

In den Figuren werden für gleiche Teile in den verschiedenen Herstellungsphasen gleiche Bezugezeichen verwendet. Sie sind nicht maßstabsgetreu, d. h., Schichten, die in den Figuren gleiche Abmessungen besitzen, können diesbezüglich bei realen Leiterplatten stark voneinander abweichen.

Fig. 1 zeigt einen Träger, der aus einer mit einer Isolierfolie 1 beschichteten, glasfaserverstärkten Epoxidharzplatte 2 besteht.

Zur Herstellung einer flexiblen Leiterplatte kann diese glasfaserverstärkte Epoxidharzplatte 2 ohne weiteres durch einen vorzugsweise dehnungsfesten Folienträger ersetzt worden. Sofern bereits die Isolierfolie 1 oder die Epoxidharzplatte 2 gfinstige Fertigungseigenschaften aufweist, kann auch völlig auf die zusätzliche Schicht 2

bzw. 1 verzichtet werden. Wie in Fig. 2 gezeigt, werden in der Isollerfolie 1 Vertiefungen 3, 4 und 5 als Depots für eine Leiterpaste erzeugt. Geeignete Verfahren hierfür sind beispielsweise Atzen, Foto- oder Laserstrukturieren. Bei den beiden orstgenannten Verfahren ist zuvor ein Film auf die Oberfläche der Isolierfolie aufzutragen, der an den Stellen, an denen keine Vertiefungen erzeugt werden sollen, ātzresistent bzw. lichtundurchlässig ist. Das Fotostrukturieren setzt die Verwendung lichtempfindlicher Kunststoffe für die Isolierfolie 1 voraus. Für das Laserstrukturieren oder -schneiden ist kein derartiger Film erforderlich, da der Laser rechnergesteuert abgelenkt werden kann, so daß er nur die Bereiche der Vertiefungen 3, 4 und 5 überstreicht. Bei gröberen Strukturen ist auch ein Formstempel zum Einprägen der Vertiefungen

3, 4 und 5 geeignet Entsprechend Fig. 3 wird in die Vertiefungen eine Leiterpaste zur Ausbildung von Leitern 6,7 und 8 eingebracht. Bei einer Leiterplatte für elektrische Anwendungen wird eine elektrisch leitende Paste, beispielsweise eine Paste mit Partikeln eines Metalls, z. B. Kupfer, oder von Metallegierungen, verwendet. Für optische Leiterplatten werden lichtleitende Materialien eingesetzt, beispielsweise eine lichtleitende Kunststoffpaste. Das Einbringen der Paste kann in einem Gießverfahren bei geringer Viskosität der Paste erfolgen, wobei ein Pastenüberschuß gegebenenfalls mit einem Rackel abzuziehen ist. Die Vertiefungen 3, 4 und 5 können aber auch in dosierter Weise mit einem Dispenser ausgefüllt werden.

Für weitere Lagen wird, wie in Fig. 4 gezeigt, eine weitere Isolierfolie 9 als weiterer Träger auf die im vorherigen Schritt fertiggestellte Lage aufgelegt

Auch in der Polie 9 werden gemäß Fig. 5 Vertiefungen 10, 11 und 12 für Leiter der weiteren Lage erzeugt. Eine Offnung 13, welche die Isolierfolie 9 völlig durchdringt, dient zur Durchkontaktierung von Leitern verschiedener Lagen. Bei Erzeugen der Vertiefungen durch Ätzen oder Fotostrukturierung kann die Offnung 13 durch einen zusätzlichen Schritt, bei Laserstrukturieren durch eine längere Verweilzeit des Lasers erzeugt wer-

In die nun geschaffenen Vertiefungen 10 ... 12 und Öffnung 13 wird wiederum Leiterpaste zur Ausbildung von Leitern 14, 15 und 16 sowie einer Verbindung 17 zwischen den Leitern 15 und 7 eingebracht, wie es in Fig. 6 dargestellt ist. Damit wurde eine zweite Lage von Leitern geschaffen.

Auch diese Lage wird gemäß Fig. 7 mit einer Isolier-

folie 18 abgedeckt

In der Folie 18 werden entsprechend Fig. 8 Vertiefungen 19, 20 und 21 erzeugt. Da die Isolierfolie 18 die oberste Lage der Leiterplatte bildet, dienen nun die Vertiefungen 19...21 als Depots für Lot, das zum Anloten der Bauelementeanschlüsse an elektrische Leiter erforderlich ist. Eine Offnung 22, die auf ähnliche Weise wie die Öffnung 13 (Fig. 5) einer inneren Lage erzeugt wurde, stellt die Verbindung des Lotdepots 20 zum darunterliegenden Leiter 15 dar.

04/05

3

Obwohl in dem Ausführungsbeispiel lediglich die Herstellung einer Leiterplatte mit zwei Lagen elektrischer Leiter auf einer Seite eines Trägers beschrieben wurde, ist die Erfindung ohne Einschränkung auch zur Herstellung von Leiterplatten beliebiger Lagenanzahl sowie mit Leiterlagen auf beiden Seiten eines Trägers anwendbar.

Je nach Art der verwendeten Leiterpaste wird diese durch Wärmeeinwirkung in einem Ofen oder durch Bestrahlung, nachdem sie in die jeweiligen Vertiefungen 10

eingebracht wurde, ausgehärtet.

Patentansprüche

1. Verfahren zur Herstellung einer Leiterplatte zur Aufnahme und elektrischen oder optischen Verbindung von Bauelementen, dadurch gekennzeichnet, daß zur Ausbildung von Leitern (6, 7, 8; 14, 15, 16) zumindest einer Lage der Leiterplatte Vertiefungen (3, 4, 5; 10, 11, 12) in einem isolierenden 20 Träger (1, 9) erzeugt werden, in die eine Leiterpaste eingebracht wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Träger eine flexible Folie ist.

3. Verfahren nach Anspruch 1, dadurch gekenn- 2s zeichnet, daß der Träger eine Platte aus glasfaserverstärktem Epoxidharz ist.

4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Träger (1, 2) eine mit Folie (1) beschichtete Platte (2) aus glassaserverstärktem 30 Epoxidharz ist.

5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zur Ausbildung von ersten Leitern auf der Oberseite und von zweiten Leitern auf der Unterseite des isolierenden Trägers Vertiefungen in der Ober- bzw. Unterseite erzeugt werden, die an den Stellen, an denen Verbindungen zwischen ersten und zweiten Leitern auszubilden sind, den Träger durchdringen.

6. Verfahren nach einem der vorhergehenden An- 40

sprüche, dadurch gekennzeichnet,

— daß zur Ausbildung weiterer Leiter (14, 15, 16) in zumindest einer weiteren Lage Vertiefungen (10, 11, 12) in einem weiteren Träger (9) auf der der einen Lage abgewandten Seite erzeugt werden, die an den Stellen, an denen Verbindungen (17) zu den Leitern (7) der einen Lage auszubilden sind, den weiteren Träger (9) durchdingen und

durchdringen, und
— daß in diese Vertiefungen (10, 11, 12, 13) so
ebenfalls eine Leiterpaste eingebracht wird.

7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß Lotdepots (19, 20, 21, 22) als außenliegende Vertiefungen in einem Träger (18) ausgebildet werden, die diesen zur Verbindung mit benachbarten elektrischen Leitern (15) durchdringen.

8. Verfahren nach Anspruch 6 oder 7, dadurch gokennzeichnet, daß zur Herstellung einer Mehrlagenleiterplatte mehrere Träger (1, 2, 9, 18) miteinander verpreßt werden.

 Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Leiterpasie durch Wärmeeinwirkung gehärtet wird.

Hierzu 1 Seite(n) Zeichnungen

65

DE 196 25 388 A1 Nummer:. ZEICHNUNGEN SEITE 1 H 05 K 3/10 int. Cl.⁶: 2. Januar 1998 Offenlegungstag: FIG 4 12 FIG 6 18 FIG 7 16 6 20 22

702 081/427

16





US 20010013472A1

(19) United States

(12) Patent Application Publication (10) Pub. No.: US 2001/0013472 A1 Nakamura et al. (43) Pub. Date: Aug. 16, 2001

(54) METHOD OF PLATING FOR FILLING VIA HOLES

(76) Inventors: Kenji Nakamura, Nagano-shi (JP); Masao Nakazawa, Nagao-shi (JP)

> Correspondence Address: Paul & Paul 2900 Two Thousand Market Street Philadelphia, PA 19103 (US)

(21) Appl. No.:

09/772,457

(22) Filed:

Jan. 30, 2001

(30) F

Foreign Application Priority Data

Feb. 1, 2000 (Jl Nov. 1, 2000 (Jl

Publication Classification

(51)	Int. Cl. ⁷	C25D	5/18; C25D 5/02;
			C25D 5/34
/\			

(57) ABSTRACT

A method of plating for filling via holes, in which each via hole formed in an insulation layer covering a substrate so as to expose, at its bottom, part of a conductor layer located on the substrate, is plated with copper, to be filled with the plated metal, the method comprising the steps of forming a copper film on the top surface of the insulation layer covering the substrate, and the side walls and bottoms of the respective via holes, immersing the substrate having the copper film formed in an aqueous solution containing a plating promoter to thereby deposit the plating promoter on the surface of the copper film, removing the plating promoter from the surface of the copper film located on the insulation layer and leaving the plating promoter on the side walls and bottoms of the respective via holes, and subsequently electroplating the substrate having the copper film formed with copper to thereby fill the via holes with the plated copper and simultaneously form a continuous copper film which eventually covers the via holes filled with the plated copper as well as the copper film previously formed on the insulation layer. The method is suitable for satisfactorily filling via holes, having a small diameter and a large aspect ratio, with plated copper.

